34 Gb/s PDM-QPSK coherent receiver using SiGe ADCs and a single FPGA for digital signal processing

Eric Dutisseuil 1 Jean-Marc Tanguy 1 Adrian Voicila 1 Rémi Laube 2 Francois Bore 2 Honore Takeugming 3, 4 Florent De Dinechin 3, 4, 5 Frédéric Cérou 6 And Gabriel Charlet 1
3 ARENAIRE - Computer arithmetic
Inria Grenoble - Rhône-Alpes, LIP - Laboratoire de l'Informatique du Parallélisme
5 ARIC - Arithmetic and Computing
Inria Grenoble - Rhône-Alpes, LIP - Laboratoire de l'Informatique du Parallélisme
6 ASPI - Applications of interacting particle systems to statistics
Inria Rennes – Bretagne Atlantique , IRMAR - Institut de Recherche Mathématique de Rennes
Abstract : A fully reprogrammable coherent receiver using an integrated coherent front end, four high speed ADCs and powerful FPGAs is reported and tested against optical noise level, chromatic dispersion and PMD for various equalizer filter length.
Type de document :
Communication dans un congrès
Optical Fiber Communication Conference, Mar 2012, nc, United States. pp.OM3H.7, 2012
Liste complète des métadonnées

https://hal-ens-lyon.archives-ouvertes.fr/ensl-00766801
Contributeur : Florent De Dinechin <>
Soumis le : mercredi 19 décembre 2012 - 09:45:21
Dernière modification le : mardi 16 janvier 2018 - 15:42:37

Identifiants

  • HAL Id : ensl-00766801, version 1

Citation

Eric Dutisseuil, Jean-Marc Tanguy, Adrian Voicila, Rémi Laube, Francois Bore, et al.. 34 Gb/s PDM-QPSK coherent receiver using SiGe ADCs and a single FPGA for digital signal processing. Optical Fiber Communication Conference, Mar 2012, nc, United States. pp.OM3H.7, 2012. 〈ensl-00766801〉

Partager

Métriques

Consultations de la notice

441