Conception d'une matrice reconfigurable pour coprocesseur fortement couplé

Nicolas Brunie 1, 2, 3 Florent de Dinechin 1, 2 Benoît de Dinechin 3
2 ARIC - Arithmetic and Computing
Inria Grenoble - Rhône-Alpes, LIP - Laboratoire de l'Informatique du Parallélisme
Résumé : Cet article étudie la conception d'un opérateur reconfigurable à grain moyen fortement couplé, intégré dans un \textit{System on Chip} (Soc) haute performance et faible consommation. Nous présentons un environnement logiciel en cours de développement destiné à l'exploration architecturale d'une telle solution. L'architecture reconfigurable, très paramétrique, se compose d'une matrice de cellules à grain moyen plongée dans un réseau configurable orienté flot de donnée. Elle est associée à un compilateur qui génère la configuration à partir d'un programme en syntaxe C ou VHDL. Le fonctionnement de cet environnement est illustré sur 3 exemples : l'encryption AES, le corps de boucle d'une fonction de hachage (SHA-1) et un filtre à réponse impulsionnelle finie (FIR).
Document type :
Conference papers
Complete list of metadatas

Cited literature [1 references]  Display  Hide  Download

https://hal-ens-lyon.archives-ouvertes.fr/ensl-00763067
Contributor : Florent de Dinechin <>
Submitted on : Monday, December 10, 2012 - 9:56:47 AM
Last modification on : Friday, April 20, 2018 - 3:44:26 PM
Long-term archiving on : Monday, March 11, 2013 - 12:16:37 PM

File

2012-sympa.pdf
Files produced by the author(s)

Identifiers

  • HAL Id : ensl-00763067, version 1

Collections

Citation

Nicolas Brunie, Florent de Dinechin, Benoît de Dinechin. Conception d'une matrice reconfigurable pour coprocesseur fortement couplé. Symposium en Architectures nouvelles de machines, Jan 2013, France. ⟨ensl-00763067⟩

Share

Metrics

Record views

313

Files downloads

343