Racines carrées multiplicatives sur FPGA

Florent De Dinechin 1, * Mioara Maria Joldes 1, * Bogdan Pasca 1 Guillaume Revy 1, *
* Auteur correspondant
1 ARENAIRE - Computer arithmetic
Inria Grenoble - Rhône-Alpes, LIP - Laboratoire de l'Informatique du Parallélisme
Résumé : Les implantations actuelles de la racine carrée dans des bibliothèques d'opérateurs pour FPGA utilisent presque toutes une récurrence à base d'additions. Ce choix est particulièrement bien adapté à la structure des blocs logiques élémentaires d'un FPGA. Toutefois, il peut être remis en question à présent que la plupart des FPGA haute-performance incluent un grand nombre de blocs multiplieurs et de blocs mémoires. Cet article discute l'implantation d'une racine carrée compatible IEEE-754 en utilisant ces nouvelles ressources, et compare les performances obtenues avec l'approche classique.
Type de document :
Pré-publication, Document de travail
RRLIP2009-19. 10 pages. 2009
Liste complète des métadonnées

Littérature citée [12 références]  Voir  Masquer  Télécharger

https://hal-ens-lyon.archives-ouvertes.fr/ensl-00388064
Contributeur : Bogdan Pasca <>
Soumis le : mardi 26 mai 2009 - 12:47:46
Dernière modification le : vendredi 20 avril 2018 - 15:44:23
Document(s) archivé(s) le : lundi 15 octobre 2012 - 11:06:29

Fichier

RRLIP2009-19.pdf
Fichiers produits par l'(les) auteur(s)

Identifiants

  • HAL Id : ensl-00388064, version 1

Collections

Citation

Florent De Dinechin, Mioara Maria Joldes, Bogdan Pasca, Guillaume Revy. Racines carrées multiplicatives sur FPGA. RRLIP2009-19. 10 pages. 2009. 〈ensl-00388064〉

Partager

Métriques

Consultations de la notice

219

Téléchargements de fichiers

610