HAL will be down for maintenance from Friday, June 10 at 4pm through Monday, June 13 at 9am. More information
Skip to Main content Skip to Navigation
Preprints, Working Papers, ...

Racines carrées multiplicatives sur FPGA

Florent de Dinechin 1, * Mioara Maria Joldes 1, * Bogdan Pasca 1 Guillaume Revy 1, *
* Corresponding author
1 ARENAIRE - Computer arithmetic
Inria Grenoble - Rhône-Alpes, LIP - Laboratoire de l'Informatique du Parallélisme
Résumé : Les implantations actuelles de la racine carrée dans des bibliothèques d'opérateurs pour FPGA utilisent presque toutes une récurrence à base d'additions. Ce choix est particulièrement bien adapté à la structure des blocs logiques élémentaires d'un FPGA. Toutefois, il peut être remis en question à présent que la plupart des FPGA haute-performance incluent un grand nombre de blocs multiplieurs et de blocs mémoires. Cet article discute l'implantation d'une racine carrée compatible IEEE-754 en utilisant ces nouvelles ressources, et compare les performances obtenues avec l'approche classique.
Document type :
Preprints, Working Papers, ...
Complete list of metadata

Cited literature [12 references]  Display  Hide  Download

https://hal-ens-lyon.archives-ouvertes.fr/ensl-00388064
Contributor : Bogdan Pasca Connect in order to contact the contributor
Submitted on : Tuesday, May 26, 2009 - 12:47:46 PM
Last modification on : Friday, February 4, 2022 - 3:15:50 AM
Long-term archiving on: : Monday, October 15, 2012 - 11:06:29 AM

File

RRLIP2009-19.pdf
Files produced by the author(s)

Identifiers

  • HAL Id : ensl-00388064, version 1

Collections

Citation

Florent de Dinechin, Mioara Maria Joldes, Bogdan Pasca, Guillaume Revy. Racines carrées multiplicatives sur FPGA. 2009. ⟨ensl-00388064⟩

Share

Metrics

Record views

112

Files downloads

810